数字ic设计题目给您好的建议

数IC设计产品类型？

对于当今所有的IC设计，DC Ultra 是可以利用的的综合平台。这个步骤就像是在设计建筑前，先决定要几间房间、浴室，有什么建筑***需要遵守，在确定好所有的功能之后在进行设计，这样才不用再花额外的时间进行后续修改。它扩展了DC Expert的功能，包括许多的综合优化算法，让关键路径的分析和优化在的时间内完成。在其中集成的Module Compiler数据通路综合技术， DC Ultra利用同样的VHDL/Verilog流程，能够创造处又快又小的电路。

DFT Compiler

DFT Compiler提供独创的“一遍测试综合”技术和方案。EM(electronmigration，电子迁移)“电子迁移”是50年代在微电子科学领域发现的一种从属现象，指因电子的流动所导致的金属原子移动的现象。它和Design Compiler 、Physical Compiler系列产品集成在一起的，包含功能强大的扫描式可测性设计分析、综合和验证技术。DFT Compiler可以使设计者在设计流程的前期，很快而且方便的实现高质量的测试分析，确保时序要求和测试覆盖率要求同时得到满足。DFT Compiler同时支持RTL级、门级的扫描测试设计规则的检查，以及给予约束的扫描链插入和优化，同时进行失效覆盖的分析。

Power Compiler

Power Compiler?提供简便的功耗优化能力，能够自动将设计的功耗化，提供综合前的功耗预估能力，让设计者可以更好的规划功耗分布，在短时间内完成低功耗设计。2MIT-STD-883EMethod1033在了解上述的IC测试方法之后，IC的设计制造商就需要根据不用IC产品的性能，用途以及需要测试的目的，选择合适的测试方法，的降低IC测试的时间和成本，从而有效控制IC产品的质量和可靠度。Power Compiler嵌入Design Compiler/Physical Compiler之上，是业界可以同时优化时序、功耗和面积的综合工具。

FPGA Compiler II

FPGA Compiler II是一个专用于快速开发高品质FPGA产品的逻辑综合工具，可以根据设计者的约束条件，针对特定的FPGA结构（物理结构）在性能与面积方面对设计进行优化，自动地完成电路的逻辑实现过程，从而大大降低了FPGA设计的复杂度。芯片规格，也就像功能列表一样，是客户向芯片设计公司提出的设计要求，包括芯片需要达到的具体功能和性能方面的要求。

IC常见的问题

EM (electron migration，电子迁移)

“电子迁移”是50年代在微电子科学领域发现的一种从属现象，指因电子的流动所导致的金属原子移动的现象。实际上国外经常使用装备有射频标签的湿度跟踪系统、局部控制单元和专用软件来显示封装、测试流水线、运输/操作及组装操作中的湿度控制。因为此时流动的“物体”已经包括了金属原子，所以也有人称之为“金属迁移”。在电流密度很高的导体上，电子的流动会产生不小的动量，这种动量作用在金属原子上时，就可能使一些金属原子脱离金属表面到处流窜，结果就会导致原本光滑的金属导线的表面变得凹凸不平，造成性的损害。这种损害是个逐渐积累的过程，当这种“凹凸不平”多到一定程度的时候，就会造成IC内部导线的断路与短路，而终使得IC报废。温度越高，电子流动所产生的作用就越大，其彻底***IC内一条通路的时间就越少，即IC的寿命也就越短，这也就是高温会缩短IC寿命的本质原因。

NBTI 、HCI、TDDB

这三个效应都跟MOSFET (Metal-Oxide-Semiconductor Field-Effect Transistor, 金属氧化物半导体场效应管) 原理有关。

罪魁祸首 ： SiOHSiOH

MOSFET原理是一个门极(Gate)靠静电势控制底下的导电沟道深度，电势高形成深沟道电流就大，电势低沟道消失就不导电了。1二-十转换将二进制数的第N位数值乘以第N位的权重，其中第N位的权重为2?（注：m位二进制数从右向左分别记为第0,1，。稍微想深一层就知道这个门极导电底下的沟道也导电，那就必须中间有个绝缘介质把他们分开，否则就变成联通线不是晶体管了。再想深一层就知道这个绝缘介质的做法是把硅氧化做二氧化硅。而行外人一般想不到的是光二氧化硅还不够，工程上二氧化硅和基板硅之间附着很差，必须加入Si-H键把二氧化硅层拴住。所以实际上介质层和硅之间有一层不是纯SiO2SiO2是SiOHSiOH，问题由此产生。

IC产品的生命周期

典型的IC产品的生命周期可以用一条浴缸曲线（Bathtub Curve）来表示。Ⅰ Ⅱ ⅢRegion (I) 被称为早夭期（Infancy period）

这个阶段产品的 failure rate 快速下降，造成失效的原因在于IC设计和生产过程中的缺陷；Region (II) 被称为使用期（Useful life period）在这个阶段产品的failure rate保持稳定，失效的原因往往是随机的，比如温度变化等等；u Region (III) 被称为磨耗期（Wear-Out period）在这个阶段failure rate 会快速升高，失效的原因就是产品的长期使用所造成的老化等。现将目前较为流行的测试方法加以简单归类和阐述，力求达到抛砖引玉的作用。认识了典型IC产品的生命周期，我们就可以看到，Reliability的问题就是要力图将处于早夭期failure的产品去除并估算其良率，预计产品的使用期，并且找到failure的原因，尤其是在IC生产，封装，存储等方面出现的问题所造成的失效原因。下面就是一些 IC 产品可靠性等级测试项目（IC Product Level reliability testitems ）

一、使用寿命测试项目（Life test items）：EFR, OLT (HTOL), LTOL①EFR:早期失效等级测试（ Early fail Rate Test ）目的: 评估工艺的稳定性，加速缺陷失效率，去除由于天生原因失效的产品。这样还是有点繁琐，那么sv中有了虚接口的概念，事情就会变得更加简单了。测试条件: 在特定时间内动态提升温度和电压对产品进行测试失效机制：材料或工艺的缺陷，包括诸如氧化层缺陷，金属刻镀，离子玷污等由于生产造成的失效。

IC产品的温馨提示

提示：湿度总是困扰在电子系统背后的一个难题。后，则是为什么会有人说各大厂进入10奈米制程将面临相当严峻的挑战，主因是1颗原子的大小大约为0。不管是在空气流通的热带区域中，还是在潮湿的区域中运输，潮湿都是显著增加电子工业开支的原因。由于潮湿敏***元件使用的增加，诸如薄的密间距元件(fine-pitch device)和球栅阵列(BGA, ballgrid array)使得对这个失效机制的关注也增加了。基于此原因，电子制造商们必须为预防潜在灾难***高昂的开支。

吸收到内部的潮气是半导体封装问题。学习“数字集成电路基础”是一切的开始，可以说是进入数字集成电路门槛的步。当其固定到PCB 板上时，回流焊快速加热将在内部形成压力。这种高速膨胀，取决于不同封装结构材料的热膨胀系数（CTE）速率不同，可能产生封装所不能承受的压力。当元件暴露在回流焊接期间升高的温度环境下，陷于塑料的表面贴装元内部的潮湿会产生足够的蒸汽压力损伤或毁坏元件。

常见的失效模式包括塑料从芯片或引脚框上的内部分离(脱层)、金线焊接损伤、芯片损伤、和不会延伸到元件表面的内部裂纹等。在一些极端的情况中，裂纹会延伸到元件的表面；严重的情况就是元件鼓胀和爆裂(叫做“爆米花”效益)。尽管现在，进行回流焊操作时，在180℃ ~200℃时少量的湿度是可以接受的。时钟树插入后，每个单元的位置都确定下来了，工具可以提出GlobalRoute形式的连线寄生参数，此时对参数的提取就比较准确了。然而，在230℃ ~260℃的范围中的无铅工艺里，任何湿度的存在都能够形成足够导致***封装的小（爆米花状）或材料分层。

必须进行明智的封装材料选择、仔细控制的组装环境和在运输中采用密封包装及放置干燥剂等措施。典型的IC产品的生命周期可以用一条浴缸曲线（BathtubCurve）来表示。实际上国外经常使用装备有射频标签的湿度跟踪系统、局部控制单元和专用软件来显示封装、测试流水线、运输/操作及组装操作中的湿度控制。②THB: 加速式温湿度及偏压测试（Temperature Humidity Bias Test ）

目的: 评估IC产品在高温，高湿，偏压条件下对湿气的抵抗能力，加速其失效进程测试条件: 85℃，85%RH, 1.1 VCC, Static bias